| 000 | 00648nam0a22002051i 4500 | ||
|---|---|---|---|
| 001 | 46641 | ||
| 010 | _a9782100518012 | ||
| 090 | _a46641 | ||
| 100 | _a20240205 frey50 | ||
| 101 | 0 | _afre | |
| 102 | _cFR | ||
| 200 | 1 |
_aLe langage SystemVerilog _eSynthèse et vérification des circuits numériques complexes |
|
| 210 |
_cDunod _aParis _d2009 |
||
| 215 |
_bLivre _a291 P _cCouv ill, tabls, schèmas _d24 cm |
||
| 606 | _aModélisation, synthèse et vérification, le mème langage, structures et algorithmes, décrire le circuit. | ||
| 700 | 0 | _aSébastien, Moutault | |
| 702 | 0 | _aJacques Weber | |
| 852 | _jINF/011/5/01 | ||
| 942 | _cBK | ||
| 950 | _a1 | ||