Le langage SystemVerilog : Synthèse et vérification des circuits numériques complexes
by Sébastien, Moutault | Jacques Weber .
Publication: Dunod, Paris : 2009Description: 291 P :
Couv ill, tabls, schèmas ;
24 cmAvailability: Items available for loan: مكتبة العلوم والتكنولوجياCall number: INF/011/5/01/001 (1).