Details for: Le langage SystemVerilog , Synthèse et vérification des circuits numériques complexes

Image from Amazon.com

Normal view MARC view ISBD view

Le langage SystemVerilog : Synthèse et vérification des circuits numériques complexes

Main Author: Sébastien, MoutaultSecondary Author: Jacques WeberLanguage: French.Country: FR.Publication: Dunod, Paris : 2009Description: 291 P : Couv ill, tabls, schèmas ; 24 cmISBN: 9782100518012.Subject - Topical Name: Modélisation, synthèse et vérification, le mème langage, structures et algorithmes, décrire le circuit

Tags from this library: No tags from this library for this title. Log in to add tags.

Average rating: 0.0 (0 votes)

Holdings
Item type	Current library	Call number	Status	Date due	Barcode
Books	مكتبة العلوم والتكنولوجيا	INF/011/5/01/001 (Browse shelf(Opens below))	Available		LST/INF/011/5/01/001

Previous								Next
Previous	INF/011/4/13/001 Imagerie, Reconnaissance des formes, Théorie et pratique sous Matlab	INF/011/4/13/002 Imagerie, Reconnaissance des formes, Théorie et pratique sous Matlab	INF/011/4/13/003 Imagerie, Reconnaissance des formes, Théorie et pratique sous Matlab	INF/011/5/01/001 Le langage SystemVerilog, Synthèse et vérification des circuits numériques complexes	INF/011/5/02/001 Ingénierie du logiciel-Systèmes Unix/Linux et Windows, Architecture, conception, utilisations, administration, sécurité	INF/011/5/03/001 Systèmes & réseaux intranet & internet, architecture & mise en oeuvre	INF/011/5/04/001 Computational logic in mult-agent systems, 5th international workshop,clima v lisbon,portugal,september 2004 revised selected and invited papers	Next

There are no comments on this title.

to post a comment.